인텔 세부정보 144

Intel은 Hot Chips 2023에서 P 코어 및 E 코어 아키텍처를 공유합니다.

Hot Chips 2023에서 Intel은 미래의 144코어 Xeon Sierra Forest 및 Granite Rapids 프로세서에 대한 첫 번째 심층 세부 정보를 공개했습니다. 전자는 Intel의 새로운 Sierra Glen E-코어로 구성되고 후자는 새로운 Redwood Cove P-코어를 사용합니다. . 곧 출시될 차세대 Xeon 칩은 'Intel 3'에 에칭된 다양한 컴퓨팅 코어 구성과 결합된 'Intel 7' 프로세스의 듀얼 I/O 칩렛을 특징으로 하는 새로운 타일 기반 아키텍처로 내년 상반기에 출시됩니다. 프로세스. 이 설계를 통해 Intel은 동일한 기본 구성을 유지하면서 다양한 유형의 코어를 기반으로 여러 제품을 제작할 수 있습니다. Sierra Forest 및 Granite Rapids는 소켓, 메모리, 펌웨어 및 I/O 호환성을 갖춘 Birch Stream 플랫폼에 포함되어 간소화된 하드웨어 검증 프로세스를 제공합니다. . 또한 동일한 소프트웨어 스택과 상호 운용이 가능하므로 고객은 필요에 따라 두 칩 중 하나를 사용할 수 있습니다. Intel은 차세대 Xeon Sierra Forest의 E-Core 기반 설계가 최대 2.5배 더 나은 랙 밀도와 2.4배 더 높은 밀도를 제공할 것이라고 주장합니다. 4세대 Xeon 칩보다 와트당 성능이 더 뛰어나고, P-Core 기반 Granite Rapids는 혼합 AI 워크로드에서 2~3배의 성능을 제공하며, 이는 부분적으로 메모리 대역폭의 '최대' 2.8배 향상에 기인합니다. 뛰어 들어 봅시다.

Intel은 처음에 4세대 Xeon Sapphire Rapids 프로세서를 사용하여 타일 기반(칩렛형) 아키텍처로 전환했지만 Sierra Forest 및 Granite Rapids는 접근 방식에 새로운 수준의 분리를 가져왔습니다. Intel은 Sapphire Rapids와 함께 4다이 설계를 채택했습니다. , 각 다이에는 메모리 및 PCIe 컨트롤러와 같은 관련 I/O 기능의 일부가 포함되어 있습니다. 새로운 프로세서는 일부 I/O 기능을 Intel 7 프로세스에 에칭된 두 개의 별도 HSIO 칩렛으로 완전히 분리하여 I/O에 대한 비용, 전력 및 성능의 최상의 균형을 제공하는 동시에 CPU 코어와 메모리 컨트롤러는 자체적으로 상주합니다. 전용 컴퓨팅 칩렛.

2개의 HSIO 다이는 중앙에 1~3개의 컴퓨팅 다이와 함께 칩 패키지의 상단과 하단에 배치되며, 모두 기판 내에 퓨즈된 불특정 수의 EMIB(Embedded Multi-Die Interconnect Bridge) 인터커넥트와 함께 묶여 있습니다. 브리지의 각 끝에 다이-투-다이 상호 연결이 있습니다. 컴퓨팅 타일은 Granite Rapids용 Redwood Cove P-코어(성능 코어) 또는 Sierra Forest용 Sierra Glen E-코어를 사용합니다. Intel은 두 가지 유형을 모두 갖춘 모델을 제공하지 않습니다. 동일한 패키지에 포함된 코어의 수입니다. 컴퓨팅 칩렛은 Intel 4 프로세스에 포함되지 않은 고밀도 라이브러리를 갖춘 EUV 지원 Intel 3 프로세스와 함께 제공됩니다. Intel은 당초 'Intel 4'에서 'Intel 3'으로 디자인 전환으로 인해 Granite Rapids Xeons를 2023년에서 2024년으로 연기했지만, 칩은 2024년 상반기 출시 일정을 유지하고 있습니다.Granite Rapids는 우리가 인식하는 것입니다. 기존 Xeon 데이터 센터 프로세서 — 이 모델에는 Intel의 가장 빠른 아키텍처의 전체 성능을 제공할 수 있는 P-코어만 장착되어 있습니다. 각 P-코어에는 2MB의 L2 캐시와 4MB의 L3 캐시가 함께 제공됩니다. Intel은 아직 Granite Rapids의 코어 수를 공개하지 않았지만 플랫폼이 단일 서버에서 1~8개의 소켓을 지원한다는 사실을 밝혔습니다. 한편, Sierra Forest의 E-코어(효율성 코어) 라인업은 더 작은 효율성 코어만 가진 칩으로 구성됩니다. Intel의 Alder 및 Raptor Lake 칩에서 볼 수 있듯이 데이터 센터에서 점점 더 널리 보급되고 있는 Arm 프로세서와 경쟁할 수 있는 위치에 있습니다. E-코어는 4MB L2 캐시 슬라이스와 3MB L3 캐시를 공유하는 2개 또는 4개 코어 클러스터로 배열됩니다. E-Core 탑재 프로세서는 최대 144개의 코어로 제공되며 최고의 전력 효율성, 공간 효율성 및 성능 밀도에 최적화되어 있습니다. 코어 수가 많은 모델의 경우 각 E-코어 컴퓨팅 칩렛은 48개의 코어를 사용합니다. Sierra Forest는 단일 및 이중 소켓 시스템에 포함될 수 있으며 TDP는 200W만큼 낮습니다. 코어 유형에 관계없이 각 컴퓨팅 다이에는 코어, L2 및 L3 캐시, 패브릭 및 캐싱 홈 에이전트(CHA)가 포함됩니다. . 또한 다이의 각 끝에는 표준 DDR 메모리 또는 표준 DIMM보다 30~40% 더 많은 메모리 대역폭을 제공하는 새로운 MCR 메모리 중 최대 12개 채널(1DPC 또는 2DPC)이 있는 DDR5-6400 메모리 컨트롤러가 장착되어 있습니다. 위에서 볼 수 있듯이 컴퓨팅 칩렛은 모델에 따라 다양한 크기로 제공되며 단일 컴퓨팅 다이 제품은 더 큰 컴퓨팅 클러스터와 함께 제공됩니다. Intel은 또한 컴퓨팅 칩렛당 메모리 채널 수를 다양화할 예정입니다. 여기서는 단일 컴퓨팅 칩렛이 있는 제품에 3개의 메모리 컨트롤러가 있는 반면, 2개 이상의 컴퓨팅 칩렛이 있는 디자인에는 각각 2개의 메모리 컨트롤러가 있습니다. 메모리 컨트롤러를 컴퓨팅 칩렛에 긴밀하게 통합하기로 한 Intel의 결정은 모든 메모리 컨트롤러를 하나의 중앙 I/O 다이에 사용하여 대기 시간과 경합 지점을 추가하는 AMD의 EPYC 설계에 비해 일부 워크로드에서 우수한 메모리 성능을 제공해야 합니다. 컴퓨팅 다이는 Intel이 '논리적으로 모놀리식 메시'라고 부르는 다른 모든 코어와 L3 캐시를 공유하지만 특정 워크로드에 대한 대기 시간을 최적화하기 위해 하위 NUMA 클러스터로 분할할 수도 있습니다. 메시는 L3 캐시 슬라이스를 통합 공유 캐시로 연결합니다. 이는 총 용량이 0.5GB를 넘을 수 있으며 이는 Sapphire Rapids보다 거의 5배 더 큽니다. 각 다이 경계는 다이 간 1TB/s 이상의 대역폭을 지원합니다. 결합된 2개의 HSIO 다이는 PCIe 5.0/CXL 2.0(유형 1, 2 및 3 장치)의 최대 136개 레인, 최대 6개의 UPI 링크(144개)를 지원합니다. 레인), Sapphire Rapids의 가속 엔진과 유사한 방식으로 압축, 암호화 및 데이터 스트리밍 가속기를 사용합니다. 각 HSIO 다이에는 컴퓨팅 칩렛을 관리하는 전원 제어 회로도 포함되어 있지만, 각 컴퓨팅 칩렛에는 필요할 때 독립적으로 작동할 수 있는 자체 전원 제어 기능도 있습니다. Intel은 이제 칩셋(PCH)에 대한 요구 사항을 없애 AMD의 EPYC 프로세서와 마찬가지로 프로세서가 자체 부팅될 수 있도록 했습니다.